芯片检测技术研究与应用系列文章(第三期)闩锁效应 (Latch Up) 是在器件的电源引脚和地之间产生低阻抗路径的条件，这种低阻抗路径可能会由于过大的电流水平而导致系统紊流或灾难性损坏。因此，了解闩锁检测在家电中的应用至关重要。本文将深入探讨闩锁检测的概念、标准以及通过案例分析展示其在家电领域中的重要性和实际应用。一

　　闩锁介绍

　　闩锁是指当CMOS集成电路的PNP和NPN型晶体管同时导通时，形成一个正反馈的回路，导致电路无法正常工作。

　　闩锁效应是集成电路中的一个重要问题，可能导致芯片功能混乱、电路无法工作，甚至烧毁芯片。其主要危害有如下几个方面：芯片功能失效

　　闩锁效应发生时，芯片内部的寄生可控硅结构被触发，形成低阻抗通路，使得芯片无法正常工作。这种通路会破坏原有的电路设计，导致芯片功能失效，进而影响整个电路的正常运行。可靠性降低

　　闩锁效应的存在使得芯片的可靠性大大降低，对于需要长时间稳定运行的应用场景，如汽车电子、医疗设备等，闩锁效应可能引发故障，威胁产品的安全性和稳定性j9游会真人游戏第一品牌。引发安全风险

　　在某些关键领域，如航空航天、军事等领域，芯片闩锁效应可能导致严重的安全风险。一旦芯片失效，可能引发整个系统的崩溃，甚至威胁到人身安全。二闩锁测试标准1、预处理

　　电流测试I-test用于测试非电源管脚；电压测试V-test 用于测试电源管脚。其中I-test又有正向注入/负向抽取两种，正向注入电流会使得端口电压升高，负向抽取电流会使得端口电压降低。芯片必须处于工作状态，保证更好的模拟在芯片在实际应用中可能遇到的情况。2、激发闩锁效应：

　　测试开始时，通过测试方案里的电压或电流条件，尝试在CMOS集成电路中激发闩锁效应。这步通常涉及对电路的输入和输出引脚施加高电压或电流，以模拟可能导致PNP和NPN晶体管同时导通的条件。3、测试后分析测试结果

　　根据测试得出来的数据，测试工程师可以分析是否存在闩锁效应。如果观察到功耗和电流的异常变化，且这些变化符合闩锁效应的特征，那么就可以判断该集成电路存在闩锁风险；如果电流不符合，就是出现闩锁现象。三案例分析1、背景介绍

　　某品牌MCU进行闩锁实验，其IO管脚的最大工作电压为5.5V，以1.5倍最大电压（8.25V）进行闩锁实验，共测试10pcs芯片，4pcs出现闩锁现象。

　　样品编号

　　测试结果

　　#56

　　±200mA PASS

　　#57

　　+200mA FAIL

　　#58

　　±200mA PASS

　　#59

　　±200mA PASS

　　#60

　　±200mA PASS

　　#61

　　+200mA FAIL

　　#62

　　+200mA FAIL

　　#63

　　+200mA FAIL

　　#64

　　±200mA PASS

　　#65

　　±200mA PASS

　　该MCU早期已在第三方检测公司进行过闩锁测试，测试结果为通过，同步进行复测，复测结果仍为通过九游会j9网站首页。2、问题分析

　　①首次分析国创中心检测结果：

　　其他机构检测结果：

　　由图可知，当被测管脚受到+200mA逻辑低激励测试时，国创中心测试出的200mA出现LU现象，而其他检测机构的+200mA逻辑低激励测试，未出现LU现象。

　　针对测试出来的结果，进行情况排查：

　　结论1、闩锁下的芯片工作状态不同，基于JESD78F，为了更贴切芯片的实际工作状态，IO引脚不再进行悬空，而进行上电处理。2、芯片公司的闩锁测试，IO引脚悬空，未处于上电状态。②二次分析芯片公司，采用IO引脚上电的方式复测，同样未复现闩锁，故继续进行分析。

　　针对脉冲宽度来验证对于闩锁的影响，验证结果如下：结论

　　#1:脉冲宽度达到30ms时,Pin-3出现闩锁现象#9: 脉冲宽度达到50ms时,Pin-3出现闩锁现象#10: 脉冲宽度达到60ms时,Pin-2,3出现闩锁现象芯片公司采用10ms脉冲，故未触发闩锁。3、分析结论

　　闩锁测试为了更真实的评估能力，需按照JESD78F将芯片处于上电状态（I/O引脚）。

　　闩锁的触发脉冲的宽度很大程度上影响了对于闩锁测试的结果。

　　该芯片P1-3引脚处于芯片边缘，这些引脚的相关防闩锁能力较弱，针对以上引脚增加100欧电阻后复测，未复现闩锁现象。

　　往期推荐:

　　为家电高端芯片应用护航：国创中心打造行业唯一全链路可靠性检测平台

　　MCU芯片能否通过可靠性检测大考？国创中心家电极限拉偏测试系统深度测评

　　芯片事业部一周年 | 6款国创功率芯片正式发布